基于FPGA的四阶IIR数字滤波器 (3)

2009-01-16 19:25:32   作者:雪 倪 向东    来源:电子技术应用   

关键字:FPGA IIR 滤波器

  3 系统性能测试

  系统性能的测试采用单极性方波周期信号作为输入信号.信号的频率为100kHz,在采样频率为2MHz时,每个周期采样20个点,换算成数字域频率为0.1π,其二次谐波的数字频率为0.2π.输入到TLC5510的信号电压幅度为0~2V,则经过A/D转换后的输出为00H~FFH.由于低通滤波器的阻带截止频率选在200kHz,衰减32dB,由信号理论分析可知,周期方波信号没有二次谐波,所以对三次谐波的衰减经过IIR滤波器后输出有直流分量的基波(频率为100kHz)正弦信号.理论计算给出的方波周期信号基波幅度为:

  2E/π=(2×255)/π=162.34

  输入一个周期的数据,Matlab的计算值与MAX+plusⅡ的仿真值如表3所示.

  表3 滤波后输出的数据

基于FPGA的四阶IIR数字滤波器

  由表3可见,仿真输出值为补码,谷点输出值993换算成符号数为993-1024=-31.Matlab软件计算的满度输出值为286.9,其基波幅度为[286.9-(-34.9)]/2=160.9,与理论值的误差为:

  (160.9-162.34)/162.34=-0.87%

  四阶IIR滤波器实现的满度输出值为[282-(-31)]/2=156.5,与理论值的误差为:

  (156.5-162.34)/162.34=-3.6%

  这是由于有限精度算法所引起的误差,可以通过增加二进制位数来提高系统的运算精度.图4给出单极性方波信号的前三个周期经过滤波后得到的含直流分量的输出波形,其中实线为Matlab的计算值,“*”为MAX+plusⅡ的仿真输出.可见,该四阶级联IIR滤波器达到了设计要求.

  如果改变滤波器的输入时钟频率,则可以改变滤波器的截止频率.另外如果输入无直流分量的周期信号,而且其频率为采样频率的1/20,则该低通滤波器可以直接得到基波分量输出.其实,要将TLC5510输出的直流分量滤出很容易,只需利用FPGA做一个减法运算即可.

[1] [2] [3]
分享到:
相关阅读
赛灵思隆重发布嵌入式FPGA程序员双认证项目 2012-01-12
赛灵思 7 系列 FPGA 强大系统集成能力 2012-01-06
基于FPGA的行间转移面阵CCD驱动电路设计 2011-12-28
基于FPGA的AMLCD控制器的设计 2011-12-28
基于FPGA的8PSK软解调的研究与实现 2011-12-27
基于FPGA的宽带数字信道化接收机的设计 2011-12-27
基于FPGA的智能仪器远程控制系统设计 2011-12-27
一种基于FPGA的无线射频读卡器开发与设计 2011-12-27
简述DDS原理及其基于FPGA的实现 2011-12-27
基于FPGA与RS422的MⅢ总线转换板的设计与实现 2011-12-27
基于FPGA与RS422的MⅢ总线转换板的设计与实现 2011-12-27
编辑:冀凯
本文引用地址: http://www.eeworld.com.cn/FPGA/2009/0116/article_437.html
[发表评论]
[加入收藏]
[告诉好友]
[打印本页]
[关闭窗口]
[返回顶部]
[RSS订阅]

小广播

最热点击

专栏

向农,EEWORLD副总编。被英特尔董事长贝瑞特称为“中国可与之对话的两名记者之一”

【详细】

总编随笔
汤宏琳,人皆称为“汤汤”,电子工程世界高级编辑。随着EEWORLD一起成长。

【详细】

汤汤手记
今年,是中国集成电路产业丰收的一年,相比较往年都有大幅提升。

【详细】

凯哥博客

论坛精华

精选博文